HDL-симуляторы

Перенос из темы «MH17: разбираем факты и набросы (диванные расследования)»
 
1 2 3 4
RU Серокой #16.11.2014 18:05  @Anarky#15.11.2014 20:11
+
-
edit
 

Серокой

координатор
★★★★
[показать]
Больше не раскалятся ваши колосники. Мамонты пятилеток сбили свои клыки. ©  
RU Anarky #16.11.2014 18:16  @Серокой#16.11.2014 18:05
+
-
edit
 

Anarky

аксакал

[показать]
Тяжкое горе ожидает ту страну, которая окажется неспособной отразить удар с воздуха © Г. К. Жуков  1414

RU Серокой #16.11.2014 18:24  @Anarky#16.11.2014 18:16
+
-
edit
 

Серокой

координатор
★★★★
Anarky> Ну то, что ISim симулится сутки, в Modelsim за несколько часов.

ISim я не использовал, но у меня, при огромных проектах, NC-sim кроем модельсим раза в три...
А уж, скажем, взять модель памяти DDR2, с микрона скачанную. Кошмар же, модельсим умирает. На компе ничего не запустишь. А NC так спокойно, почти не морщась, переваривает...
Больше не раскалятся ваши колосники. Мамонты пятилеток сбили свои клыки. ©  
RU AXT #16.11.2014 19:18  @Серокой#16.11.2014 18:24
+
-
edit
 

AXT

инженер вольнодумец
★☆
Серокой> А уж, скажем, взять модель памяти DDR2, с микрона скачанную. Кошмар же, модельсим умирает. На компе ничего не запустишь. А NC так спокойно, почти не морщась, переваривает...

Active HDL ничего так. Modelsim мне не понравился. Icarus Verilog ... ну чего вы хотите от опенсорсного проекта?

Остальное особо не пробовал, комментировать не могу.
... так пускай наступает на нас холодным рассветом новый день ...  13.0.782.22013.0.782.220
RU Anarky #16.11.2014 19:53  @Серокой#16.11.2014 18:24
+
-
edit
 

Anarky

аксакал

Серокой> ISim я не использовал, но у меня, при огромных проектах, NC-sim кроем модельсим раза в три...
Серокой> А уж, скажем, взять модель памяти DDR2, с микрона скачанную. Кошмар же, модельсим умирает. На компе ничего не запустишь. А NC так спокойно, почти не морщась, переваривает...

У меня 8 банок DDR2 в проекте и нормально симулируется, даже в post-route. Правда меня не совсем моделсим, я квесту юзаю, но это почти одно и тоже.
Тяжкое горе ожидает ту страну, которая окажется неспособной отразить удар с воздуха © Г. К. Жуков  1414

Anarky

аксакал

AXT> Active HDL ничего так.
А к Vivado/ISE он прикручивается?

Modelsim мне не понравился.

Мне тоже не очень нравится. Особенно когда отрисовка вейвформов лагает.
Тяжкое горе ожидает ту страну, которая окажется неспособной отразить удар с воздуха © Г. К. Жуков  1414

AXT

инженер вольнодумец
★☆
AXT>> Active HDL ничего так.
Anarky> А к Vivado/ISE он прикручивается?

А нафига? У него своя IDE. Библиотеки, естественно, можно прикрутить, причём он корректно транслирует сигналы между Verilog и VHDL.
... так пускай наступает на нас холодным рассветом новый день ...  13.0.782.22013.0.782.220
RU Серокой #16.11.2014 20:21  @Anarky#16.11.2014 19:53
+
-
edit
 

Серокой

координатор
★★★★
Anarky> У меня 8 банок DDR2 в проекте и нормально симулируется, даже в post-route.
Там особенность, что DDR2 у Микрона написан как массив в ОЗУ, а DDR3 как файлы для каждого банка (8 файлов на память), да ещё и на System Verilog, потому работает гораздо быстрее, так как не надо отжимать ОЗУ для симуляции всех скольки-то там гигабайт памяти.
Больше не раскалятся ваши колосники. Мамонты пятилеток сбили свои клыки. ©  
RU Серокой #16.11.2014 20:22  @Anarky#16.11.2014 19:59
+
-
edit
 

Серокой

координатор
★★★★
AXT>> Active HDL ничего так.
Anarky> А к Vivado/ISE он прикручивается?

Active HDL, если я верно помню, это альтеровская примочка. Дружить с Ксайлинксом им всегда тяжко получалось. )
Больше не раскалятся ваши колосники. Мамонты пятилеток сбили свои клыки. ©  
RU AXT #16.11.2014 20:30  @Серокой#16.11.2014 20:22
+
-
edit
 

AXT

инженер вольнодумец
★☆
Серокой> Active HDL, если я верно помню, это альтеровская примочка. Дружить с Ксайлинксом им всегда тяжко получалось. )

Ты путаешь с языком AHDL, который подмножество ABEL, и таки да, Альтера.
Active HDL наплевать, оно универсальная среда разработки с полной поддержкой функциональности, в том числе, и не компилируемой в железо. Advanced Data Flow — вообще уберинструмент для поиска ошибок в дизайне.
... так пускай наступает на нас холодным рассветом новый день ...  13.0.782.22013.0.782.220
RU Anarky #16.11.2014 20:39  @Серокой#16.11.2014 20:21
+
-
edit
 

Anarky

аксакал

Серокой> Там особенность, что DDR2 у Микрона написан как массив в ОЗУ, а DDR3 как файлы для каждого банка (8 файлов на память), да ещё и на System Verilog, потому работает гораздо быстрее, так как не надо отжимать ОЗУ для симуляции всех скольки-то там гигабайт памяти.

Какая разница? Надо же выделить место под память всех 8-и банков в любом случае? Тем более, что чего-чего, а уж оперативки не жалко. Когда мне не хватало памяти, я просто оделся, пошёл с соседний магазин и купил ещё 4 гб :)


PS: кстати RLDRAM и QDR тоже нормально симулировались.
Тяжкое горе ожидает ту страну, которая окажется неспособной отразить удар с воздуха © Г. К. Жуков  1414
RU Серокой #16.11.2014 21:39  @Anarky#16.11.2014 20:39
+
-
edit
 

Серокой

координатор
★★★★
Anarky> Какая разница? Надо же выделить место под память всех 8-и банков в любом случае?
Разница в том, что в случае DDR2 сжирается память, а в случае DDR3 - место на диске...
У меня не самый старый комп, но таки да, всего 4 Гбайт... не тянет.
Только серверы, только хардкор...
Больше не раскалятся ваши колосники. Мамонты пятилеток сбили свои клыки. ©  
RU Серокой #16.11.2014 21:40  @Sandro#16.11.2014 20:30
+
-
edit
 

Серокой

координатор
★★★★
Серокой>> Active HDL, если я верно помню
AXT> Ты путаешь с языком AHDL
Угу. Я всю жисть на Верилоге писал. )
Больше не раскалятся ваши колосники. Мамонты пятилеток сбили свои клыки. ©  
RU Anarky #16.11.2014 21:44  @Серокой#16.11.2014 21:39
+
-
edit
 

Anarky

аксакал

Anarky>> Какая разница? Надо же выделить место под память всех 8-и банков в любом случае?
Серокой> Разница в том, что в случае DDR2 сжирается память, а в случае DDR3 - место на диске...
Ну если симулируемая софтварная часть активно юзает память, что размещение её на хардае может затормозить симуляцию
Серокой> Только серверы, только хардкор...
Мы тоже в итоге на сервер ушли.Удобнее так, хоть с планшета можно работать :)
Тяжкое горе ожидает ту страну, которая окажется неспособной отразить удар с воздуха © Г. К. Жуков  1414
LT Bredonosec #23.06.2015 22:56
+
-
edit
 

TKGate — open-source симулятор цифровых схем: проект снова жив

TKGate ( tkgate.org ) — это симулятор цифровых схем на базе Verilog с открытым исходным кодом. Он работает в ОС Linux. Симулятор написан на связке C и Tk/Tcl. // habrahabr.ru
 

жаль, что я с электроникой уже никак.. (((
при чтении возникло ощущение сродни "видишь деву юную.. а нечем"
Voeneuch, учи физику, манажор ))  26.026.0
RU Серокой #23.06.2015 23:01  @Bredonosec#23.06.2015 22:56
+
-
edit
 

Серокой

координатор
★★★★
Ну... Дева так себе, студентам на обучение. Кстати, автор сам гонит пургу местами, типа "скрипт Verilog".
Больше не раскалятся ваши колосники. Мамонты пятилеток сбили свои клыки. ©  
RU Anarky #24.06.2015 00:43  @Bredonosec#23.06.2015 22:56
+
-
edit
 

Anarky

аксакал

Bredonosec> при чтении возникло ощущение сродни "видишь деву юную.. а нечем"
Дакакая ж это дева? Так, Дуня Кулакова :D СОгласен с Серокой, на обучение разве что. Я бы такую штуку на радиопраке давал девочкам, которые микросхемы на слепыш паять не осилили. В рисовалке накликать серьёзную схему либо не реально, либо из крупных блоков. Помню как-то игрался с Xilinx PlanAhead, за 3 минуты натаскал двухядерную систему (не знаю, как это программно юзать ) из двух микроблейзов, с usb и sata на периферии :)

PS: только Low-level HDL-дизайн, только хардкор! :F
Тяжкое горе ожидает ту страну, которая окажется неспособной отразить удар с воздуха © Г. К. Жуков  1515
RU Серокой #24.06.2015 00:49  @Anarky#24.06.2015 00:43
+
-
edit
 

Серокой

координатор
★★★★
Anarky> PS: только Low-level HDL-дизайн, только хардкор! :F

Так вот этот, написанное автором, я и принял за то, что можно и на верилоге писать:

Использование пользовательских скриптов Verilog.

Схемный файл представляет собой обычный скрипт Verilog, в комментариях которого содержатся данные о расположении компонентов и проводов. Этот код Verilog, например, можно потом передавать в САПР для синтеза ПЛИС.
 


Ну да, бредово написано, ощущение, что крайне корявый перевод. Или так и есть?

ЗЫ. Low-level - это gate что ли? Неее... )) БДСМ в другом магазине )
Больше не раскалятся ваши колосники. Мамонты пятилеток сбили свои клыки. ©  
RU Anarky #24.06.2015 00:59  @Серокой#24.06.2015 00:49
+
-
edit
 

Anarky

аксакал

Серокой> Ну да, бредово написано, ощущение, что крайне корявый перевод. Или так и есть?
Я так понял, что ты простенькую схемку описываешь как верилог-сорц, и у тебя появляется квадратик с входами и выходами, которые ты ему в топе прописал. Я уже сталкивался с такими софтинами (для Android :eek: ) . Чистая обучалка, полезная для общего кругозора, но не для обучению HDL-разработке.

Серокой> ЗЫ. Low-level - это gate что ли? Неее... )) БДСМ в другом магазине )
Слабым духом здесь не место! Щютка конечно, все нормальные люди юзают ip)

PS: кстати для любителей квадратиков есть расширение для LabView под HDL. Сам не юзал, ибо заранее ясно что убожество, но если надо не вникая во все эти ваши луты-шмуты и трассировки быстро сделать для лабы схему анализа сигнала например - самое то, там много весьма функциональных квадратиков.
Тяжкое горе ожидает ту страну, которая окажется неспособной отразить удар с воздуха © Г. К. Жуков  1515
+
-
edit
 

asoneofus

старожил
★★
Anarky> PS: только Low-level HDL-дизайн, только хардкор! :F

Пссс .... Детки, :F только валовый, только на транзисторах! :old:
"... аще где в книге сей грубостию моей пропись или небрежением писано, молю Вас: не зазрите моему окаянству, не кляните, но поправьте, писал бо не ангел Божий, но человек грешен и зело исполнен неведения ..."  43.0.2357.12443.0.2357.124
+
-
edit
 

Anarky

аксакал

asoneofus> Пссс .... Детки, :F только валовый, только на транзисторах! :old:
А так что-то ещё проектируется? НЯП даже для ИС самый низкий уровень nor/nand.
Тяжкое горе ожидает ту страну, которая окажется неспособной отразить удар с воздуха © Г. К. Жуков  1515
RU Серокой #24.06.2015 22:56  @Anarky#24.06.2015 22:54
+
-
edit
 

Серокой

координатор
★★★★
Anarky> А так что-то ещё проектируется? НЯП даже для ИС самый низкий уровень nor/nand.

NOR/NAND для ИС только для симуляции IP-блоков... Ну и падов.
Больше не раскалятся ваши колосники. Мамонты пятилеток сбили свои клыки. ©  
RU Anarky #24.06.2015 23:07  @Серокой#24.06.2015 22:56
+
-
edit
 

Anarky

аксакал

Серокой> NOR/NAND для ИС только для симуляции IP-блоков... Ну и падов.
IP разве не как black box симулится?
Тяжкое горе ожидает ту страну, которая окажется неспособной отразить удар с воздуха © Г. К. Жуков  1515
RU Серокой #24.06.2015 23:27  @Anarky#24.06.2015 23:07
+
-
edit
 

Серокой

координатор
★★★★
Anarky> IP разве не как black box симулится?

А как договоришься.
Могут дать зашифрованный файл, могут на гейтовом уровне, а при совсем хорошем варианте - и исходники. По которым прошлись выкидывателем имён регистров и проводов, а также комментариев. ))
Больше не раскалятся ваши колосники. Мамонты пятилеток сбили свои клыки. ©  
+
-
edit
 

asoneofus

старожил
★★
Anarky> А так что-то ещё проектируется? НЯП даже для ИС самый низкий уровень nor/nand.

Есессьно. Простейший пример: те-же библиотеки, аналоговые блоки. Посложнее пример: домино(чардж, динамическая) логика. Совсем сложно - "серебрянные пули".
Правда, надо отдать должное, тенденция с десяток лет не напрягаться, не отжимать из технологии максимум.
"... аще где в книге сей грубостию моей пропись или небрежением писано, молю Вас: не зазрите моему окаянству, не кляните, но поправьте, писал бо не ангел Божий, но человек грешен и зело исполнен неведения ..."  43.0.2357.12443.0.2357.124
1 2 3 4

в начало страницы | новое
 
Поиск
Настройки
Твиттер сайта
Статистика
Рейтинг@Mail.ru